

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-281429

(43)Date of publication of application : 07.10.1992

(51)Int.Cl.

G02F 1/1345

G02F 1/133

(21)Application number : 03-045105

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing : 11.03.1991


(72)Inventor : MARUSHITA YUTAKA
YOKOYAMA RYOICHI

(54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To decrease the frequency of shift locks supplied to video signal side driving circuits and to reduce the size and weight of the active matrix type liquid display device by inputting shift clocks to the video signal driving circuits in mutual out-of-phase relation and multiply mounting tab substrates equipped with the video signal side driving circuits.

CONSTITUTION: The above device is equipped with a liquid crystal display panel 2, the video signal side driving circuit 4 composed of 1st and 2nd odd video side driving circuits 41 and 43 and 1st and 2nd even video signal side driving circuits 42 and 44 which are connected to video signal lines of the liquid crystal display panel 2, and a scanning signal side driving circuit 5 which is connected to scanning signal lines of the liquid crystal panel 2. Then the shift clocks are inputted to the respective video signal side driving circuits 41-44 while shifted in phase. The video signal side driving circuits 41-44 are arranged at an upper and a lower position adjacently and then the frequency F is divided and supplied as F/4 to the respective video signal side driving circuits 41-44.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-281429

(43)公開日 平成4年(1992)10月7日

(51)Int.Cl.⁵

G 0 2 F 1/1345
1/133

識別記号

5 5 0

序内整理番号

9018-2K
7820-2K

F I

技術表示箇所

審査請求 未請求 請求項の数2(全7頁)

(21)出願番号

特願平3-45105

(22)出願日

平成3年(1991)3月11日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

(72)発明者 丸下 裕

守口市京阪本通2丁目18番地 三洋電機株式会社内

(72)発明者 横山 良一

守口市京阪本通2丁目18番地 三洋電機株式会社内



(74)代理人 弁理士 西野 阜嗣

(54)【発明の名称】 液晶表示装置

(57)【要約】

【目的】 液晶表示装置の映像信号側駆動回路に供給されるシフトクロックの周波数を低減するとともに、タブの多重実装により小型化、軽量化を図るものである。

【構成】 アクティブマトリクス型液晶表示装置において、各映像信号側駆動回路41、42、43、44ごとにシフトクロックの位相をずらして入力するものである。また、映像信号側駆動回路を備えたタブ基板を多重実装するものである。



1

2

【特許請求の範囲】

【請求項1】 複数の映像信号線と複数の走査信号線との交差領域にトランジスタを介して結合された表示画素を備えたアクティブマトリクス型の表示パネルと、該パネルの映像信号線端子に結合され、前記映像信号をサンプリングするタイミングパルスをシフトクロックによって発生するシフトレジスタ回路及びサンプリングした映像信号を蓄積するサンプルホールド回路を備えた映像信号側駆動回路と、前記パネルの走査信号線端子に結合された走査信号側駆動回路とからなる液晶表示装置において、前記映像信号側駆動回路は、前記映像信号線の $(4n+1)$ 列($0 \leq n$)に映像信号を供給する第1奇数映像信号側駆動回路、前記映像信号線の $(4n+2)$ 列に映像信号を供給する第1偶数映像信号側駆動回路、前記映像信号線の $(4n+3)$ 列に映像信号を供給する第2奇数映像信号側駆動回路及び前記映像信号線の $(4n+4)$ 列に映像信号を供給する第2偶数映像信号側駆動回路を備え、前記各映像信号側駆動回路ごとに前記シフトクロックの位相をずらして該シフトクロックを前記各映像信号側駆動回路に供給し、さらに前記第1及び第2の奇数映像信号側駆動回路は前記表示パネルの一方の映像信号線端子側に配置され、前記第1及び第2の偶数映像信号側駆動回路は前記表示パネルの他方の映像信号線端子側に配置されていることを特徴とするアクティブマトリクス液晶表示装置。

【請求項2】 中央に表示窓を備えた枠状の絶縁基板に映像信号線を配線してなるプリント基板と、該プリント基板の中央の表示窓に表示画像領域を対応させ、その周囲領域に信号入力端子を配置した液晶パネルと、上記プリント基板と上記液晶パネルとに跨って結合され、プリント基板の映像信号線を液晶パネルの信号入力端子に供給する液晶駆動ICチップを搭載した多数枚のタブ基板とからなる液晶表示装置において、前記タブ基板は上下2層構造をなし、該2層構造のタブ基板の内、上層タブ基板には該タブ基板の上面にICチップを搭載し、下層タブ基板には該タブ基板の下面にICチップを搭載し、前記ICチップを搭載していない基板面同志を対向させた多重実装構造を備えたことを特徴とする液晶表示装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明はアクティブマトリクス型の液晶表示装置、特に高精細の液晶表示装置の駆動回路及び実装構造に関する。

【0002】

【従来の技術】 近年、フラットパネルディスプレイの中でも液晶ディスプレイは、表示能力と表示品質を向上させて多様化する用途に対応してきた。

【0003】 OA機器の小型化、軽量化、高機能化に伴ってマンマシンインターフェイスとしてのフラットパネ

ルディスプレイへの関心が急速に高まっている。中でも、TFTを液晶のスイッチング素子として用いたアクティブマトリクス型液晶ディスプレイは、薄型、軽量、低消費電力という長所に加え、大画面化及び高精細化が可能なことから研究開発が盛んに進められている。

【0004】 図6に示す如く、一般にアクティブマトリクス型の液晶表示装置に入力される入力信号6は、大別して、映像信号側駆動回路4と走査信号側駆動回路5で制御されて液晶表示パネル2に供給される。

10 【0005】 ここで、NTSC信号を用いて駆動する従来の映像信号側駆動回路から供給されるシフトクロックの周波数について説明する。

【0006】 まず前記映像信号側駆動回路の構成及び動作を、図7に従って説明する。各映像信号側駆動回路は、シフトレジスタ回路45、サンプルホールド回路46及び出力バッファ回路47によって構成される。

【0007】 前記シフトレジスタ回路45にスタートパルスSTH及びシフトクロックCKHが入力される。該スタートパルスSTHは、前記シフトクロックCKHにより順次シフトされる。そして、映像信号のサンプリング・タイミング・パルスが前記シフトレジスタ回路45で発生する。該サンプリング・タイミング・パルスに対応した映像信号が、液晶表示パネル上の各列に対応したサンプルホールド回路46にサンプリングされて蓄積される。この動作が液晶表示パネルの第1列から最終列まで繰り返され、1水平ライン上の各々のサンプルホールド回路46に映像信号が蓄積されていく。その後、該各サンプルホールド回路46に、走査信号側駆動回路から出力された走査信号が各列のトランジスタに入力されて、前記各列のサンプルホールド回路46に蓄積されていた1水平走査期間分の映像信号が出力バッファ回路47で増幅されて液晶表示パネルの映像信号線に供給される。

【0008】 図8に従来の各シフトクロックのタイミングチャートを示し、これに従って液晶表示パネルの各映像信号側駆動回路に供給されるシフトクロックについて説明する。

【0009】 同図(a)は原発振クロック波形であり、(b)は2分周のクロック波形であり、また同図(c)、(d)は液晶表示パネルの上下それぞれの各映像信号側駆動回路に供給されるシフトクロック波形である。

【0010】 同図に示す如く、上及び下の各駆動回路に入力されるシフトクロックCKH1及びCKH2の周波数は、 $F = (\text{水平画素数}) / (\text{水平表示時間})$ により求まる原発振クロックの周波数Fに対して $F/4$ である。

【0011】 それは、前記各駆動回路が液晶表示パネルの映像信号線に該液晶表示パネルの上と下に接続されており、前記シフトクロックCKHが上下交互に順次入力されるので、同図(a)の原発振クロック周波数Fの波

形は、 $1/2$ に分周される。そのため、同図(b)に示す波形の如く、前記上及び下の映像信号側駆動回路には原信号クロック周波数Fが、 $F/2$ で供給される。また、各映像信号側駆動回路のサンプルホールド回路に供給される各シフトクロックCKH1、CKH2が、1周期でシフトクロックのON時(立ち上がり時)とOFF時(立ち下がり時)との2回映像信号をサンプリングするので、結局各映像信号側駆動回路のシフトクロック周波数は、同図(c)、(d)に示す波形の如く、さらに $1/2$ の $F/4$ となる。

【0012】上述の式より明確なように、シフトクロックCKHの周波数は、水平表示時間が短い程、また水平画素数が多く高精細なほど高くなることは避けられない。即ち、シフトクロックCKHが高速になるのである。従って、映像信号側駆動回路の消費電力が増大するとともに、液晶表示装置内の他信号線への不要輻射も増えることになる。

【0013】このように、NTSC信号対応の映像信号側駆動回路では上述の課題が発生するため、高精細の表示画像を得ることができないのである。

【0014】一方、図9に從来の液晶表示パネルとプリント基板とを接続する駆動回路用タブ基板の接続構造を示す。

【0015】同図に示す如く、液晶表示パネル2の上下に位置する映像信号側駆動回路の各タブ基板3にはICチップが同図の縦方向に1個ずつ搭載され、一方、左右の走査信号側駆動回路の各タブ基板には同図の横方向にICチップが1個ずつ搭載されている。また前記タブ基板は互いに重なることなく前記液晶表示パネル2とプリント基板1を接続している。

【0016】しかし、前記從来のタブ基板で高精細化による高速なシフトクロックに対応するためには、数多くのタブ基板を使用しなければならない。またICチップの長さ分だけ駆動回路部の幅が広くなるなどの欠点がある。それにより、液晶表示装置全体の小型化や軽量化が阻害されることになる。

【0017】

【発明が解決しようとする課題】本発明は、上述の従来の欠点に鑑みてなされたものであり、液晶表示装置の大画面化、高精細化に伴う映像信号側駆動回路のシフトクロックの高速化による消費電力増加防止や不要輻射の他信号への影響の減少を、シフトクロックの周波数の低減により実現する液晶表示装置を提供するものである。

【0018】

【課題を解決するための手段】本発明の液晶表示装置は、複数の映像信号線と複数の走査信号線との交差領域にトランジスタを介して結合された表示画素を備えたアクティブマトリクス型の表示パネルと、該パネルの映像信号線端子に結合され、シフトクロックによって前記映像信号をサンプリングするタイミングパルスを発生す

るシフトレジスタ回路及びサンプリングした映像信号を蓄積するサンプルホールド回路を備えた映像信号側駆動回路と、前記パネルの走査信号線端子に結合された走査信号側駆動回路とからなる液晶表示装置において、前記映像信号側駆動回路は、前記映像信号線の($4n+1$)列($0 \leq n$)に映像信号を供給する第1奇数映像信号側駆動回路、前記映像信号線の($4n+2$)列に映像信号を供給する第1偶数映像信号側駆動回路、前記映像信号線の($4n+3$)列に映像信号を供給する第2奇数映像信号側駆動回路及び前記映像信号線の($4n+4$)列に映像信号を供給する第2偶数映像信号側駆動回路を備え、前記シフトレジスタによって前記シフトクロックの位相をずらして前記各映像信号側駆動回路に映像信号を供給し、さらに前記第1及び第2の奇数映像信号側駆動回路は前記表示パネルの一方の映像信号線端子側に配置され、前記第1及び第2の偶数映像信号側駆動回路は前記表示パネルの他方の映像信号線端子側に配置されているものである。

【0019】また、中央に表示窓を備えた枠状の絶縁基板に映像信号線を配線してなるプリント基板と、該プリント基板の中央の表示窓に表示画像領域を対応させその周囲領域に信号入力端子を配置した液晶パネルと、上記プリント基板と上記液晶パネルとに跨って結合され、プリント基板の映像信号線を液晶パネルの信号入力端子に供給する液晶駆動ICを搭載した多数枚のタブ基板とからなる液晶表示装置において、前記タブ基板は上下2層構造をなし、該2層構造のタブ基板の内、上層タブ基板には該タブ基板の上面にICチップを搭載し、下層タブ基板には該タブ基板の下面にICチップを搭載し、前記ICチップを搭載していない基板面同志を対向させた多重実装構造を備えたものである。

【0020】
【作用】本発明のアクティブマトリクス型液晶表示装置によれば、各映像信号側駆動回路ごとにシフトクロックをその位相をずらして入力することにより、映像信号側駆動回路のシフトクロック周波数の低減が図れる。さらに、映像信号側駆動回路のタブ基板を重ねて配置することにより、液晶表示装置の小型化、軽量化が図れる。

【0021】
【実施例】<実施例1>図1に本発明のタブ基板の多重実装液晶表示装置の一実施例の全体構成図を示す。

【0022】同図に示す如く、中央に表示窓を備えた枠状の絶縁基板に映像信号線を配線してなるプリント基板1と、該プリント基板1の中央の表示窓に表示画像領域を対応させ、その周囲領域に信号入力端子20を配置した液晶表示パネル2と、上記プリント基板1と上記液晶表示パネル2とに跨ってプリント基板1の映像信号線10と液晶表示パネル2の信号入力端子20との電気的結合を行い、ICチップを搭載した多数枚のタブ基板3とからなる液晶表示装置である。

【0023】図2(a)に、本発明の回路ブロック図を示す。同図に示す如く、本発明の回路ブロックは、液晶表示パネル(1440列×1024行)2と、その液晶表示パネル2の映像信号線に接続された第1奇数映像信号側駆動回路41、第1偶数映像信号側駆動回路42、第2奇数映像信号側駆動回路43及び第2偶数映像信号側駆動回路44からなる映像信号側駆動回路4と、液晶表示パネル2の走査信号線に接続された奇数走査信号側駆動回路51及び偶数走査信号側駆動回路52からなる走査信号側駆動回路5とで構成されている。

【0024】また、同図(b)に示す如く、前記映像信号側駆動回路4は、シフトレジスタ回路45、サンプルホールド回路46及び出力バッファ回路47より構成される。

【0025】以下に、前記映像信号側駆動回路4の動作を説明する。前記シフトレジスタ回路45にスタートパルスSTH及びシフトクロックCKHが入力される。このスタートパルスSTHは、前記シフトクロックCKHにより順次シフトされる。そして、映像信号のサンプリング・タイミング・パルスが前記シフトレジスタ回路で発生する。このサンプリング・タイミング・パルスに対応した映像信号が、液晶表示パネル上の各列に対応したサンプルホールド回路46にサンプリングされて蓄積される。この動作が液晶表示パネルの第1列から第1440列まで繰り返され、1水平ライン上の各々のサンプルホールド回路46に映像信号が蓄積されていく。その後、該各サンプルホールド回路46に、走査信号側駆動回路から出力された走査信号が各列のトランジスタに入力されて、前記各列のサンプルホールド回路46に蓄積されていた1水平走査期間分の映像信号が出力バッファ回路47で増幅されて液晶表示パネルの映像信号線に供給される。

【0026】ここで、本発明の特徴とするシフトクロックの周波数の低減について解説する。

【0027】まず、映像信号線への映像信号の供給について前述の図2(a)に示す如く、回路ブロック図に従って説明する。

【0028】液晶表示装置に入力された入力信号(映像信号及び同期信号)6のうち映像信号は、(1)第1奇数映像信号側駆動回路41から液晶表示パネル2の映像信号線の第1列に、(2)第1偶数映像信号側駆動回路42から液晶表示パネル2の映像信号線の第2列に、(3)第2奇数映像信号側駆動回路43から液晶表示パネル2の映像信号線の第3列に、(4)第2偶数映像信号側駆動回路44から液晶表示パネル2の映像信号線の第4列に対応して供給される。そして、再び(1)第1奇数映像信号側駆動回路41から映像信号線の第5列に対応して供給される。さらに以降の各列にもそれぞれ対応して供給されていく。

【0029】即ち、第1奇数映像信号側駆動回路41か

らは、第1列、第5列、第9列、…、第1437列の各列に、第1偶数映像信号側駆動回路42からは、第2列、第6列、第10列、…、第1438列の各列に、第2奇数映像信号側駆動回路43からは、第3列、第7列、第11列、…、第1439列の各列に、第2偶数映像信号側駆動回路44からは、第4列、第8列、第12列、…、第1440列の各列に対応して映像信号が供給されるのである。

【0030】図3に各シフトクロックのタイミングチャートを示し、これに従って液晶表示パネルの上下それぞれの各映像信号側駆動回路に供給されるシフトクロックについて説明する。

【0031】同図(a)は原発振クロック波形であり、(b)、(c)はそれぞれ2分周、4分周のクロック波形であり、さらに同図(d)、(e)、(f)、(g)は液晶表示パネルの上下それぞれの各映像信号側駆動回路に供給されるシフトクロック波形である。

【0032】前記映像信号側駆動回路を液晶表示パネルの上及び下に分けて配置し、シフトクロックを上及び下から供給することにより、同図(a)の原発振クロック周波数Fの波形は、 $1/2$ に分周される。そのため、同図(b)に示す波形の如く、前記上及び下の映像信号側駆動回路には原信号クロック周波数Fが、 $F/2$ で供給される。また本発明の如く映像信号側駆動回路を上並びに下及びそれぞれに隣接して配置すると、図8で説明した如く、前記各映像信号側駆動回路には、同図(b)の波形の周波数 $F/2$ は、同図(c)に示すようにさらに $1/2$ に分周された $F/4$ で供給される。

【0033】さらに、各映像信号側駆動回路のサンプルホールド回路に供給される各シフトクロックCKH1、CKH2、CKH3及びCKH4は、1周期でシフトクロックのON時(立ち上がり時)とOFF時(立ち下がり時)との2回映像信号をサンプリングするので、この場合映像信号側駆動回路のシフトクロック周波数は、前述の原発振クロック周波数Fに対して $F/8$ となる。

【0034】ここで、本発明の液晶表示装置の原発振クロック周波数Fは、57.6MHzであり、各映像信号側駆動回路のシフトクロックの周波数は7.2MHzである。

【0035】これは、従来のシフトクロック周波数の14.4MHzのさらに半分の値である。即ち、本発明により、従来に比ベシシフトクロック周波数が半減することが可能となる。<実施例2>図4に本発明のタブ基板の多重実装の実施例の平面図を示し、また図5(a)に図4のA-A'線に沿った断面図を示し、さらに図5(b)に図4のB-B'線に沿った断面図を示す。

【0036】図4に示す如く、2層構造をなすタブ基板のうち、破線で示した下層のタブ基板31は下面にICチップ7を搭載し、一方の実線で示した上層のタブ基板32は上面にICチップ7を搭載している。また両タブ

基板はICチップ7を搭載していない基板面を互いに対向した構造をなしている。

【0037】また、図5に示す如く、下層のタブ基板31のパネル側にある出力端子33及び上層のタブ基板32の出力端子34の液晶表示パネル2への接続位置は、互いに重ならず、下層のタブ基板31の出力端子33の方が液晶表示パネル2の表示部に近い位置に接続される。

【0038】この上層のタブ基板32を下層のタブ基板31で覆うように液晶表示パネル2に接続するときに、下層のタブ基板31には上層のタブ基板32の厚みによる段差が生じるため、下層のタブ基板31本体に該タブ基板の出力端子33の延在方向に対して垂直な方向にスリット8を設けて、タブ基板が液晶パネル2に接続しやすくする。

【0039】なお、前記タブ基板上のICチップ7は、両タブ基板の裏表で重ならないで、かつ裏表で一直線状に搭載されており、下層のタブ基板31上のICチップ7は、プリント基板1に設けた逃がし穴9に埋め込むことにより、2枚のタブ基板の実装の厚みが薄くできる。

【0040】また両タブ基板の液晶表示パネルへの入力端子35は、各タブ基板ごとに集合させて引き出して形成されている。

【0041】前述の実施例1及び実施例2では、映像信号側のタブ基板の多重実装について説明したが、走査信号側についても本発明のタブ基板の多重実装を採用することも可能である。

【0042】

【発明の効果】本発明によれば、映像信号側駆動回路のシフトクロック周波数の低減が図れるため、大画面化、高精細化に伴う映像信号側駆動回路のシフトクロックの高速化による消費電力の増加や不要輻射の他信号線への影響を低減でき、またNTSC信号対応の映像信号側駆動回路を採用しても十分に大画面化、高精細化に対応できるものである。さらには映像信号側駆動回路を重ねて配置するタブ基板の多重実装構造により液晶表示装置の小型化、軽量化も実現できる。

【図面の簡単な説明】

【図1】本発明の液晶表示装置の接続構成図である。

【図2】本発明の一実施例の液晶表示装置の回路プロック図である。

【図3】本発明の液晶表示装置の構成における映像信号側駆動回路に入力される信号のタイミングチャートである。

【図4】本発明の他の実施例のタブの多重実装構造の平面図である。

【図5】本発明の他の実施例のタブの多重実装構造の断面図である。

【図6】従来の液晶表示装置の駆動回路の構成図である。

【図7】映像信号側駆動回路の構成図である。

【図8】従来の液晶表示装置の構成における映像信号側駆動回路に入力されるシフトクロック信号のタイミングチャートである。

【図9】従来の液晶表示装置の接続構成図である。

【符号の説明】

1 プリント基板

10 プリント基板の映像信号線

2 液晶表示パネル

20 液晶表示パネルの信号入力端子

3 タブ基板

31 下層のタブ基板

32 上層のタブ基板

33 下層のタブ基板の出力端子

34 上層のタブ基板の出力端子

35 タブ基板の入力端子

4 映像信号側駆動回路

41 第1奇数映像信号側駆動回路

42 第1偶数映像信号側駆動回路

43 第2奇数映像信号側駆動回路

30 44 第2偶数映像信号側駆動回路

45 シフトレジスタ回路

46 サンプルホールド回路

47 出力パッファ回路

5 走査信号側駆動回路

51 奇数走査信号側駆動回路

52 偶数走査信号側駆動回路


6 入力信号

7 ICチップ


8 スリット

9 逃がし穴



【図1】




【図2】




【図3】





【図4】




【図7】




【図5】



【図8】



【図6】



【図9】

